Create project Need help?
Jurij

Entwicklung eines VGA Testbild Generators mit Verilog

Status: Proposal
1717
1
votes
September 2, 2013
Ein CPLD soll mit Verilog HDL so programmiert werden, dass ein Testbild auf einem VGA Monitor angezeigt werden kann. Zu Verfügung steht der CPLD MAX II von Altera, der sich schon auf einer Adapterplatine befindet. Zur Inbetriebnahme benötigt der MAX II, auf der Adapterplatine, so nur noch eine Spannungsquelle. Zusätzlich sollen noch nötige Hardwarekomponente ergänzt werden, wie z.B. Gleichrichter, DA-Wandler, passendes Taktsignal und die VGA Buchse.
Read the full post
Show less
Schematics

Loading comments...